### PATENT ABSTRACTS OF JAPAN

(11) Publication number:

61-212708 -

(43) Date of publication of application: 20.09.1986

(51) Int. CI.

G01B 11/30 G01N 21/88 G06K 9/00 H01L 21/66

(21) Application number : 60-052272

(71) Applicant: HITACHI LTD

(22) Date of filing:

18. 03. 1985

(72) Inventor: MAEDA SHUNJI


NINOMIYA TAKANORI

NAKAGAWA YASUO KUBOTA HITOSHI

#### (54) METHOD AND APPARATUS FOR DETECTING PATTERN DEFECT

#### (57) Abstract:

PURPOSE: To enable the detection of a defect regardless of ainter-lamellar alignment error between patterns, by a method wherein any parts are made as dead zones by being judged to be normal whenever two detection signals as positioned show a brightness difference below a certain value and the, further detection signals are subjected to a masking at the dead zones to be excluded in the subsequent decision on defects or others, a procedure which shall be carried out for one layer at a time. CONSTITUTION: This apparatus is made up of a delay circuit 18, a masking circuit 20 and two single layer defect detection circuits 19a and 19b. The outputs of linear image sensors 5a and 5b are detected about the edges of patterns with edge detection circuits 11a and 11b, outputs of which are binary-coded with a positional deviation detecting circuit 14 to



detect non-coincidence between two patterns. In addition, the outputs of the sensors 5a and 5b are delayed with delay circuits 15a and 15b and outputs thereof 15a and 15b are positioned by shifting to achieve the optimum state as measured with a positioning circuit 16. Then, brightness thereof is compared with a circuit 17 for erasing coincident parts to erase coincident areas and the areas left, not converted to dead zones, can be detected as defects.

LEGAL STATUS

## Best Available Copy

[Date of request for examination]
[Date of sending the examiner's decision of rejection]
[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]
[Date of final disposal for application]
[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998, 2000 Japan Patent Office

#### ⑪特許出願公開

#### 昭61-212708 ⑫ 公 開 特 許 公 報 (A)

<pre>⑤Int Cl.⁴</pre>	識別記号	庁内整理番号		❸公開	昭和61年(	1986	5)9月20日
G 01 B 11/30 G 01 N 21/88 G 06 K 9/00 H 01 L 21/66	·	8304-2F 7517-2G C-8320-5B 7168-5F	審査請求	未請求	発明の数	2	(全7頁)

図発明の名称 パターン欠陥検出方法及びその装置

> 願 昭60-52272 20特

頤 昭60(1985)3月18日 23出

横浜市戸塚区吉田町292番地 株式会社日立製作所生産技 俊 70発 明 者 前  $\blacksquare$ 術研究所内 横浜市戸塚区吉田町292番地 株式会社日立製作所生産技 典 ⑫発 明 宮 隆 術研究所内 横浜市戸塚区吉田町292番地 株式会社日立製作所生産技 Ш 夫 ⑫発 明 者 ф 術研究所内 横浜市戸塚区吉田町292番地 株式会社日立製作所生産技 志 ⑫発 明 窪 術研究所内 ①出 願

東京都千代田区神田駿河台4丁目6番地 株式会社日立製作所 人

外1名 90代 理 弁理士 小川 勝男

パターン欠陥検出方法及びそ 発明の名称

#### 将許請求の範囲

- 同一回路パターンを複数個有する試料上の 2個の回路パターン上の対応する部分の画像 を検出し、この検出信号を相互して比較する ことにより不一致部分を欠陥と判定する方法 において、2つの検出信号を位置合せし、明 るさを比較して明るさの差がある値以下の部 分を正常と判定してこれを不感帯とし、検出 信号を該不感帯でマスキングすることにより 次の位置合せ及び欠陥判定には使用しないと する手順を、多層パターンの各層に一層ずつ 順次施すことによって、不感符とならず残っ た領域を欠陥として検出することを特徴とす るパターン欠陥検出方法。
- 同一回路パターンを複数個有する試料上の 2個の回路パターン上の対応する部分の画像 を検出し、この検出信号を相互して比較する

ことにより不一致部分を欠陥と判定する装置 において、2つの検出信号を位置合せする手 段と、明るさを比較して明るさの差がある値 以下の部分を正常と判定し、これを不感帯と する手段と、検出信号を前記の不感帯でマス キングする手段を層数分だけシリアルに接続 した欠陥検出回路とを有することを将敬とす るパターン欠陥検出装置。

#### 発明の詳細な説明

[ 発明の利用分野]

本発明はLSIウェハなどの半導体累子回路 パターンの外観を検査する外観検査方法に係り、 将に外観検査の自動化を志向したパターン欠陥 検出方法に関するものである。

#### 「発明の背骨」

LS1などの集積回路は高集積化と小形化の 傾向にある。このような微細なパターンの生産 は、その生産工程の中で細心の注意を払っても、 パターンに欠陥が発生することが多く、綿密な 検査が必要である。更に微細パターンの立体構

#### 特開昭61-212708 (2)

造化に伴い、従来の外観検査方法では検査対象 頂下のパターンまで欠陥と判定されてしまう問 額点があった。

即ち従来方法においては、検出される2箇所 の回路パターンが同一であること、すなわち検 出された2つの映像信号間に位置ずれがないこ とが条件となる。検査対象を敬置したXYテー プルの精度、チップ配列精度、光学系・機械系 の熱変形等により、入力パターン間に位置すれ が生ずることは免れ得ないので、位置ずれを測 定して入力パターン間の位置ずれを補正して欠 陥 判定を行っていた。 しかし、パターンの立体 化に伴い検査対象の第1層(A層)と第2層( B層)にも位置すれ、すなわちアライメント語 差が存在する場合には、層間のアライメント棋 差と同じ、あるいはそれより小さな欠陥はそれ が致命的な欠陥であっても欠陥だけを弁別して 検出することはできなかった。層間のアライメ ント概差はパターンを形成する場合、避けるこ とができない位置すれであり、従来の方法で不

②層間のアライメント 誤差を許容するため、各層ごとに位置合せを行い、一層ずつ 2 チップ間を比較する。

③既に検査した層で2チップ間で一致した部分は don't care (不感帯化)とすることによりマスキングを行い、一層ずつシリアルに検査することにより全層を検査する。

#### 〔発明の実施例〕

層間アライメント調差を解消すべく本発明は 次に示される様に構成されている。

近接した2チップを比較する場合、第1図に示すような2つのチップ上の対応するA及びBからなる二層パターン f . gを位置合せした後、これらの明るさを比較し不一致をとると、A層 改いは B層のどちらかに位置合せされるの(c)のように B層が不一致として検出される。こで第1図(c)はパターン f 及び g 上の A層に関して位置合せがなされ、比較が行われると、A層に関しては検査が完了したことになる。そ

層間のアライメント協差をも考慮したパターン欠陥検査に関する本件出願に係る発明に関連して、マスクの位置合せに関する特開昭58ー46636がある。当該マスクは一層パターンであり多層パターンではないので層間のアライメント調差は生じようもないが、本願発明の検査対象であるウェハに適用することはできない。「条明の目的〕

本発明の目的は、上記した従来技術の課題をなくし、比較する2組のパターン間に層間のアライメント調達があっても高精度に欠陥を検出することのできる方法を提供することにある。 [発明の概要]

本件出願に係る発明は次なる過程を遂行すべく構成されている。即ち、

①コントラストが小さい多層パターンを 2 値化 せず濃炎のままで隣接チップと比較することに より検査する。

して、もとの検出バターン第1図(a)から一致部、即ちA層を消去し同図(d)を得る。消去されず、幾った領域はB層であるので次にB層について位置合せを行ない、一致として欠陥だけを検出できる。このように、層ごとに位置合せを行い、明るさを比較して一致している領域を消去することを層数だけシリアルに繰返すことにより、欠陥だけを検出することが可能となる。

この欠陥検出法において第2図(a)に示すように層間のアライメント誤差が大きくA層と B層が重なり合うことが起こるような検査の難 しいウェハを対象とする場合について以下詳し く説明する。

同図(c)に示すようにA層の位置合せを行い明るさの一致した領域即ちA層を消去するが、このA層消去を検出パターン(について行い、タについては手を加えない。そして同図(d)のようにA層消去に伴ないB層も一部消去されてしまうため、今消去したB層の一部がB層の

特開昭61-212708 (3)

位置合せ時に不一致として検出されることを避けるため、A層位置合せ後消去した領域を不感帯(Don't Care)としてマスクしてしまう。従って第2図(d)の場合、実線以外はマスクされる。そしてこのバターン(同図(d))を検出されたB層の検査が可能となり、しかも検出されるの層が重なり合う場合にも多層が出ていまり、2つの層が重なり合う場合にも多層が対したり、したも検出される。

次に第3図及び第4図を用いて、欠陥判定とdon't care を説明する。第3図(a),(b)はパターン f 及び g の信号波形の一例である。これを位置合せし重ね合せて表示すると同図( c )となる。例えばケ陥は正常部より暗いので f ー g > - th ならば f を消去すると仮定すると同図( c )から( d )を得る。ここで斜線部は f ー g > - th を満たす領域を表わし、 f と g が 一致したとみなして don't care とした領域である。thはパターン f と g が一致するかどうかを

2 -1 なるオペレータを適用すると、暗いパターンのエッジだけを検出でき、同図(b)・(e)を得る。これをある 2 値化関値 thで 2 値化するとパターンのエッジの最も暗くなる点を "1"に、それ以外を"0"にすることができ、同図(c)・(f)を得る。 従って、 これらのパターンエッジを表わす 2 値化パターンを用いて、パターンマッチングの手法により位置合せができる。即ち、2 値化エッジパターンを fe, ge とすると、

 $S(u, v) = \Sigma(fe(i, j), EXOR, ge(i-u, j-v))$  なるS(u, v)を創定し、S(u, v)が最小となるu, vが2つのパターンfe, ge間の位置ずれ、即ちもとの検出パターンf, g間の位置ずれとすることができる。

パターン f 及び g は本来 2 次元の信号であるから、第 6 図に 2 次元のパターンのエッジを検出する方法を示しておく。

競技に、本発明の一実施例を説明する。 光電変換器としては、リニアイメージセンサ、 判定する関値である。第3図(d)から、A層については欠陥が存在しなかったことがわかる。 しかし、B層については層間のアライメント調 差のために位置合せが不完全となり消去することができない。

次に第4図(a)(第3図(d)に同じ)と同図(b)を位置合せし重ね合せて表示するとB層の位置合せがなされ同図(c)となる。再びfーg>-thの判定を行うと第4図(d)のように求める欠陥だけが残る。新級部のdon't care 領域は位置合せ及び欠陥判定には寄与させていない。

以上説明したように本発明は多層パターンの 検査を一層ずつあたかも層をはぐように各層に ついて欠陥判定を行っていくことにより実行す るもので、層間のアライメント誤差が存在して も何ら支障なく検査可能である。

次に位置合せの方法を第5図を用いて説明する。第5図(a),(d)は、バターン「及び gの信号波形である。これらの信号波形に-1

TVヵメラ等いかなるものでも使用可能であるが、本実施例ではリニアイメージセンサを用いており、当該リニアイメージセンサの自己走査、 及びそれど直角方行に移動する X Y テーブルにより L S I ウェハの 2 次元パターンを検出する。

特開昭61-212708(4)

した最適な位置合せ状態、即ち不一致量が最かな位置合せ状態、即ち不一致した。 ないに 遅延回路 1 5 a . 1 5 b の 田 消 法 で の と な る よ う に 遅延回路 1 5 a . 1 5 b の 田 消 芸 で の と で の と で の と で の と で の と で の と で の と で の と で の と で の り 、 足 値 か ら な ら れ が 層 数 に 示 し た 2 値 か ら な ら な の で る の り 、 遅延回路 1 8 と マ ス キ ン グ 回路 2 0 及 び 2 組 の 一 層 分 欠 陥 放 出 の に よ っ て 稗成 さ れ る 。

位置ずれ検出回路14は、第8図に示す標成をとる。2値化回路21aの出力から、リニアイメージセンサ5aを1走査分遅延させるシフトレジスタ22a~221及びシリアルイン・パラレルアクトのシフトレジスタ23a~23gにより1×1面乗の2次元局部メモリを切けって遅延させ、出力を上記局部メモリの中心位置と同期させる。

のシフト量29とそれと 直角方向( X 方向)の シフト量28を出力する。

第9図に位置合せ回路16(第7図)の実施 例を示す。選択回路30では、シフト量28に より運延回路 1 5 a 及び一走査分遅延させるシ フトレジスタ31a~311の出力から最適な シフト位置を選択し、シフトレジスタる2に入 力する。また、選択回路33ではシフト量29 により走査方向の最適なシフト位置を選択する。 従って、選択回路33の出力には、不一致量が 歳小となるシフト位置の局部メモリが抽出され. る。一方、遅延回路 1 5 b の出力からも一走査 分遅延させるシフトレジスタ34a~34c及 びシフトレジスタ35を用いて、第8図のシフ トレジスタ25の出力と同じ量だけ遅延させた 位置の局部メモリを抽出する。この状態で選択 回路33から出力される局部メモリはシフトレ ジスタ35から出力される局部メモリに対し、 位置ずれのない最適なシフト位置になっている。

一 数 部 消 去 回 路 1 7 は 、 位 置 合 せ 回 路 1 6 (

シフトレジスタ25の出力と局部メモリ各ピ ット出力を E X O R 回路 2 5 a ~ 2 5 n で排他 的論理和をとり、不一致画案を検出する。カウ ンタ26a~26n でこの不一致画素の個数を 計数する。カウンタ26a~26mは、リニア イメージセンサN走査毎にゼロクリアし、その 直前に値を読出してやれば、M画素×N走査の エリア内の不一致面柔数がわかる。局部メモリ の各ピット出力は、シフトレジスタ25の出力 に対して X Y 方向に ± 3 画景の範囲で、1 画景 毎にシフトされたものであるので、カウンタ 26 a~26 nではXY方向に±3 面景入力パター ンをシフトしたときの各シフト兼における不一 致画素数がカウントされる。従って、最小値を もつカウンタがどれかを調べれば、不一致面景 数が最小となるシフト量がわかり、各層に最適

最小値検出回路 2 7 ではカウンタ 2 6 a ~ 26 n の値を読出し、最小値をもつカウンタを選択して、リニアイメージセンサ走査方向( Y 方向)

な位置合せが可能となる。

第7図)の出力に対し差の2値化を行う回路であり、第10図にその構成を示す。位置合せされたパターン f.gの差 f-gを閾値-thで2値化し、-thより大ならばfとgが一致し欠陥がないのでdon't care 信号を出力する。この回路により対象がコントラストが小さくても欠陥判定可能となる。

マスキング回路 2 0 (第 7 図)は一致 部 消去 回路 1 7 の出力で原画を don't care とするもの で、第 5 図 ( d ) に示すように一致した領域を マスキングする。マスキングされた領域は一層 分欠陥検出回路 1 9 b (第 7 図)内では一切使 用しない。

以上2届からなるバターンを対象とする欠陥 検出回路の例を説明したが、2届以上の多届バターンを対象とする場合も届数分欠陥検出回路 をバイブラインで接続することにより同様の構 成で実現できる。

#### (発明の効果)

以上説明したように、本発明はコントラスト

#### 特開昭61-212708 (5)

(b) 検出パタ-ン3

> B層の不一致

欠陥

B層

 $\square$ 


の低い対象の検査に有効であり、具体的には比 較する2つのパターン間に層間のアライメント 顕差が存在しても、欠陥を検出することが可能 となる。

#### 4 図面の簡単な説明

第1図~第4図は本発明による欠陥検出の過 程を示した図、第5図、第6図は位置合せのた めのエッジ検出の例、第7図は本発明の実施例、 第8図は位置ずれ検出回路、第9図は位置合せ 回路、第10図は一致部消去回路をそれぞれ示 †図である。

1 … LSIウェハ、2 … チップ、5 … 光電変 換器、フェXYテープル、11…エッジ検出回 路、14…位置ずれ検出回路、16…位置合せ 回路、17…一致部消去回路、15,18…遅 延回路、19 …一 是分欠陷 検出回路、20 … マ スキング回路、27…最小値検出回路。







第 1

\_ A層

(C) A層位置合せ


(a) 検出パターンナ







#### 特開昭61-212708 (6)


第 4 図







(d) パタ-ンfの - 致部消去 欠陥











#### 特開昭61-212708 (フ)





# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

### IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.